Die PCI-BUS-Schnittstelle
Ursprüngliche Blockstruktur des PCI-Busses:
Beim PCI (Peripheral Component Interconnect)-Bus ist der CPU-interne Bus vom übrigen Bus streng getrennt. Als Kopplung zwischen PCI- und CPU-Bus dient eine sogenannte Host- to PCI-Bridge. Sie setzt den Datentransfer zwischen Prozessor und PCI-Bus um. Der Bustakt betrug anfangs 25 ... 33 MHz.
PCI bietet die Möglichkeit der automatischen Konfiguration. PCI-Karten besitzen dafür einen 256-Byte großen Identifikationsbereich. Die Initialisierung und Einbindung übernimmt das BIOS.
Beim PCI kann ein Interruptkanal mehrfach belegt werden (Interrupt Sharing).
PCI-Karten können auf verschiedenen (zukünftigen) Mikroprozessorsystemen (z. B. DEC-Alpha-PC, Apple-Power-PC) eingesetzt werden.
PCI arbeitet mit einem gemultiplexten Daten- und Adressbus.
An den PCI-Bus können maximal 10 Lasten (10 x 10 = 100 pF) angeschlossen werden, wobei die Host-Bridge immer als eine Last zählt. Weitere Lasten sind die Grafikkarte, der EIDE-Controller, ein USB-Controller, der SCSI-Hostadapter und schließlich die PCI-to-ISA-Bridge. Ein Slot zählt immer als zwei Lasten.
Prozessor-Speicher-Bussystem:
PCI- Weiterentwicklungen
In seiner ersten Version ist bei 32-Bit-breitem Bus und 33 MHz ein maximaler Datentransfer von 132 MByte/s möglich.
Bei den Pentium-Prozessoren ist die Busbreite zum internen L1-Cache auf 256 Bit erhöht worden. Je nach Prozessortakt erhält man damit Transferraten von bis zu 600 MByte/s.
Da die Zugriffszeiten zum dRAM in den letzten Jahren im Prinzip konstant geblieben sind, konnte eine Erhöhung des Datentransfer nur durch Verdopplung der Busbreite erreicht werden. Deshalb ist nunmehr die Busbreite zum Arbeitsspeicher 64 Bit. Weitere PCI-Entwicklungen konzentrierten sich auf die Erhöhung der Taktfrequenz des PCI-Busses auf 66 MHz und auf 100 MHz. Da bei den verwendeten Chipsätzen nicht nur die elektrischen Bedingungen bei hohen Taktfrequenzen wichtig sind, sondern diese Chipsätze auch die entsprechenden Datentransferstrategien unterstützen müssen, können nur noch spezielle Chipsätze verwendet werden.
Die Zahl der Hersteller solcher Chipsätze sinkt zur Zeit. Weiterhin nimmt der Integrationsgrad zu. Das hat zur Folge, dass immer mehr Funktionen "on board" realisiert werden können. So sind oft zwei EIDE-Kanäle für Festplatte und CD-ROM enthalten, jetzt kommen die serielle und parallele Schnittstelle dazu.
Chipsätze sind zunehmend auf einen bestimmten Prozessortyp spezialisiert und besitzen mehrere Bridges zur Taktfrequenzanpassung.
Nachfolgendes Bild zeigt die geschwindigkeitsbedingte Hierarchie vom Prozessor bis zur Tastatur. Die Chipsets dienen als Treiber, bilden die Struktur und setzen die Taktfrequenzen und Datentransferraten um. Die optimale Abstimmung zwischen allen Komponenten ist für die Rechenleistung wichtiger als eine Erhöhung der Taktfrequenz des Prozessors.
Quelle: Herr Dr. Ebert, TU Dresden